asic fpga system_verilog 芯片_hdl

Verilog_HDL.rar_Verilog_HDL_verilog hdl_verilog hdl入门

标签： verilog_hdl verilog_hdl verilog_hdl入门

Verilog HDL入门,学习的最好参考资料，可以极短的时间内学会

VerilogHDL.rar_VerilogHDL_hdl程序_verilog hdl

标签： veriloghdl hdl程序 verilog_hdl

Verilog HDL程序，对硬件开发有兴趣或需要的朋友赶快down下来

Verilog_HDL.rar_Verilog_HDL_hdl_verilog hdl入门_verilog 华为_华为 veri

标签： verilog_hdl hdl verilog_hdl入门 verilog_华为华为_verilog

Verilog_HDL_华为入门教程，非常适合于入门学习

ASIC-WORLD Verilog（4）基础语法上篇_verilog中tab键

标签： fpga开发

来看一个空白符的例子。：永远不要写这样的代码。这样的代码没有利用好空白符，代码的易读性很差。：这样的编码习惯很好。这样的代码非常好地利用了空白符，布局良好，看起来很舒服。

FPGA_verilog语法整理

标签： fpga开发开发语言学习

位宽中指定常数的宽度（表示成二进制数的位数），单引号加表示该常数为几进制的底数符号。二进制底数符号为b，八进制为 o，十进制为d，十六进制为 h。

Verilog HDL设计练习进阶.rar_VERILOG 资料_asi_hdl_verilog hdl_verilog 练习

标签： verilog_资料 asi hdl verilog_hdl verilog_练习

初学verilog HDL时找的好资料大家共享

verilog-hdl.rar_hdl_verilog 135_verilog hdl_verilog 教程_数字 Verilo

标签： hdl verilog_135 verilog_hdl verilog_教程数字_verilog_hdl

verilog—hdl教程135例大量的数字点电路例子

ASIC-WORLD Verilog（4）基础语法上篇_verilog中tab键，2024阿里手淘大数据开发面试题目

标签：面试职场和发展

**提示：**永远都不要将 Verilog 的关键字用作自定义名称，即使大小写不同也不要用（尽管这是合法的，但容易出错）。所以如果您真的想使用以数字开头的标识符，请使用转义字符，如下所示。) 在数字中的任何位置都是...

集创赛FPGA自学记录_verilog代码框架

标签： fpga开发

通常用always和assign构成提示：这里对文章进行总结：例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。

VerilogHDL.rar_hdl_verilog HDL 教程_verilog 教程_verilog网络教程_华为资料

标签： hdl verilog_hdl_教程 verilog_教程 verilog网络教程华为_资料

Verilog HDL 华为入门教程-网络上比较经典的学习资料

FPGA_verilog_运算符

标签： fpga开发学习 fpga

大二在读，因比赛接触了fpga，希望可以踏实系统的学习一下，用csdn记录下学习的过程，和大家分享，也希望可以得到更多的指导。

FPGA基础概念_Verilog

标签： fpga开发

FPGA基础概念-初级

Verilog-HDL.rar_digital design_hdl_verilog_verilog hdl_课件

标签： digital_design hdl verilog verilog_hdl 课件_

Verilog-HDL数字系统设计课件Verilog-HDL digital system design courseware

LCD.rar_LCD_Verilog OSD_lcd hdl_verilog hdl_verilog lcd

标签： lcd verilog__osd lcd_hdl verilog_hdl verilog_lcd

lcd verilog hdl 源码可以直接使用，适用modelsim

clk.zip_DE0 时钟_Verilog HDL时钟_de0_hdl_verilog hdl

标签： de0_时钟 verilog_hdl时钟 de0 hdl verilog_hdl

通过Verilog HDL实现多功能数字时钟开发基于FPGA DE0

UART.rar_UART HDL_VERILOG HDL UART_uart verilog_uart_verilog

标签： uart_hdl verilog_hdl_uart uart_verilog uart_verilog

Verilog HDL写的实现ＵＡＲＴ收发程序

pwm.rar_PWM verilog_PWM VHDL程序_Verilog 占空比_verilog hdl_verilog

标签： pwm__verilog pwm_vhdl程序 verilog_占空比 verilog_hdl verilog_pwm可调

pwm的占空比和死区时间可调的Verilog HDL程序设计和测试

verilog_HDL.rar_hdl_verilog hdl

标签： hdl verilog_hdl

verilog_HDL的卡梅隆大学讲义很有启发英文

BCD.rar_BCD码_bcd_verilog hdl_veriloghdl BCD码_二进制转bcd

标签： bcd码 bcd verilog_hdl veriloghdl__bcd码二进制转bcd

Verilog hdl编写的二进制转BCD码程序

Verilog-IIC.rar_VerilogHDL_verilog iic_verilog iic程序_vhdl IIC_

标签： veriloghdl verilog_iic verilog_iic程序 vhdl___iic vhdl_iic

VerilogHDL语言编写的IIC 读写试验程序, 在Quartus II 8.1下面调试通过

DCT.rar_DCT HDL_hdl 图像_verilog image_verilog 图像_video in IDL

标签： dct_hdl hdl_图像 verilog_image verilog_图像 video_in_idl

用Verilog HDL编写的离散余弦变换，可用于视频图像压缩，并在modelsim SE6.0中仿真通过

spi.rar_spi slave hdl_spi Verilog HDL_spi verilog_verilog spi

标签： spi__slave_hdl spi_verilog_hdl spi_verilog verilog_spi

SPI verilog HDL语言编写的模块化代码，在EP1C12Q240C8in芯片平台，调试过。接口便于调用。

verilog hdl 代码集.rar_Verilog代码_verilog hdl_时序逻辑电路_组合逻辑电路

标签： verilog代码 verilog_hdl 时序逻辑电路组合逻辑_电路

Verilog HDL时序逻辑电路组合逻辑电路仿真代码

Verilog-HDL.rar_hdl_verilog hdl

标签： hdl verilog_hdl

Verilog HDL 程序设计例程

HDL.rar_VHDL 编程风格_hdl_verilog hdl_vhdl

标签： vhdl_编程风格 hdl verilog_hdl vhdl

HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格

VGA.rar_VGA verilog HDL_Verilog hdl vga_de2 image verilog_de2-7

标签： vga_verilog_hdl verilog_hdl__vga de2_image_verilog de2-70_vga vga_verilog

用Verilog HDL编写的VGA显示程序，可实现图像的显示，在DE2-70上测试通过，有很大的参考价值。

fifo_ver_131.zip_ verilog_fifo_verilog fifo_verilog hdl

标签： _verilog fifo verilog_fifo verilog_hdl

fifo verilog hdl 源程序

mcst.rar_7960 veril_hdl_verilog hdl_曼彻斯特_曼彻斯特编码

标签： 7960_veril hdl verilog_hdl 曼彻斯特曼彻斯特编码

曼彻斯特编码实现，verilog HDL 做的，我也是从网上下的

mult8x8.rar_multiplier_verilog hdl_verilog multiplier_乘法_乘法器

标签： multiplier verilog_hdl verilog_multiplier 乘法乘法器

一个用VerilogHDL语言编写的8X8的乘法器

Verilog HDL.zip_Verilog fsk_greatlymca_shakingezk_verilog hdl ex

标签： verilog_fsk greatlymca shakingezk verilog_hdl_examples 信号__verilog

Verilog HDL的数字信号包括ASk、FSK等。